차세대 파운드리 서비스 주도 목표 삼성전자가 3나노(nm·나노미터·10억분의 1m) 파운드리 공정으로 반도체 양산을 시작했다고 밝혔다. 세계 최초다. 3나노 공정은 반도체 제조 공정 중 가장 앞선 기술로 꼽힌다. 삼성전자는 이 공정에 모든 면에서 전류가 흐르도록 설계한 GAA(Gate-All-Around) 기술도 적용했다. 차세대 트랜지스터 구조인 GAA 신기술을 적용해 3나노 공정 파운드리 서비스를 제공하는 곳은 삼성전자가 유일하다.
세계 반도체 위탁생산(파운드리) 2위인 삼성전자는 1위인 TSMC보다 3나노 반도체 공정을 먼저 시작하게 됐다.
삼성전자는 3나노 공정으로 고성능 컴퓨팅(HPC, High-Performance Computing)용 시스템 반도체를 생산하고 향후 적용 대상을 모바일 SoC(System on Chip, 여러 기능의 시스템을 한 개의 칩으로 압축한 것)으로 확대해 나갈 예정이다.
최시영 삼성전자 파운드리사업부장 사장은 "파운드리 업계 최초로 '하이-케이 메탈 게이트(High-K Metal Gate *)', 핀펫(FinFET *), EUV(*) 등 신기술을 선제적으로 도입하며 빠르게 성장해 왔고, 이번에 MBCFET(*) GAA기술을 적용한 3나노 공정의 파운드리 서비스를 세계 최초로 제공하게 됐다"며 "차별화된 기술을 적극 개발하고, 공정 성숙도를 빠르게 높이는 시스템을 구축해 가겠다"고 밝혔다.
* High-K Metal Gate: 공정이 미세화되면서 증가하는 누설전류를 줄이도록 절연 효과가 높은 물질을 적용하는 기술
* 핀펫(FinFET): 트랜지스터에서 전류의 흐름을 제어하는 게이트와 전류가 흐르는 채널이 접촉하는 곳이 3곳인 기술
* MBCFET: Multi-Bridge Channel Field Effect Transistor. 채널이 여러 개라는 뜻.
이번 3나노 파운드리 양산에서 주목할 점은 반도체를 구성하는 트랜지스터에서 전류가 흐르는 채널(Channel) 4개면을 게이트(Gate)가 둘러 싸는 형태로 GAA 기술을 세계 최초로 적용했다는 점.
채널의 3개면을 감싸는 기존 핀펫 구조와 비교해 GAA는 게이트의 면적이 넓어지며 공정 미세화에 따른 트랜지스터 성능 저하를 줄이고 데이터 처리 속도와 전력 효율을 높이는 차세대 반도체 핵심 기술로 꼽힌다.
삼성전자는 나노시트의 폭을 조정하며 채널의 크기도 다양하게 변경할 수 있도록 핀펫 구조나 일반적인 나노와이어(Nanowire) GAA 구조에 비해 전류를 더 세밀하게 조절할 수 있도록 채널을 얇고 넓은 모양의 나노시트(Nanosheet) 형태로 구현하고 독자적 MBCFET GAA 구조도 적용했다고 설명했다.
삼성전자는 또 3나노 설계 공정 기술을 공동 최적화(DTCO, Design Technology Co-Optimization)해 PPA(Power:소비전력, Performance:성능, Area:면적)도 극대화했다.
기존 5나노 핀펫 공정과 비교해 전력 45% 절감, 성능 23% 향상, 면적 16% 축소되고 GAA 2세대 공정은 전력 50% 절감, 성능 30% 향상, 면적 35%도 줄어든다.
상카 크리슈나무티(Shankar Krishnamoorthy) 시높시스 실리콘 리얼라이제이션그룹(Silicon Realization Group) 총괄 매니저는 "삼성전자와 GAA기반 3나노 협력은 향후 시높시스의 디지털 디자인, 아날로그 디자인, IP 제품으로 계속 확장돼 주요 고성능 컴퓨팅 어플리케이션을 위한 차별화된 SoC를 제공할 것"이라고 말했다.
톰 베클리(Tom Beckley) 케이던스 Custom IC&PCB 그룹 부사장 겸 총괄 매니저는 "케이던스는 삼성전자와 협력해 자동화된 레이아웃으로 회로 설계와 시뮬레이션에서 생산성을 높일 수 있는 서비스를 제공한다. 케이던스는 더 많은 테이프아웃(설계 완료) 성공을 위해 삼성전자와 협력을 계속해 나가겠다"고 말했다.
KPI뉴스 / 김윤경 기자 yoon@kpinews.kr
[저작권자ⓒ KPI뉴스. 무단전재-재배포 금지]
