고성능 AI 반도체·차세대 메모리 시스템 개발의 핵심 기반 기술로 활용 기대
포스텍 연구팀이 머리카락 굵기 5분의 1에 불과한 초박형 반도체 칩을 10층 이상 안정적으로 적층할 수 있는 새로운 공정 기술을 개발했다.
 |
| ▲ 포스텍 기계공학과 김석 교수, 포스텍 통합과정 김우현 씨, 한국생산기술연구원 금호현 박사. [포스텍 제공] |
포스텍은 기계공학과 김석 교수, 통합과정 김우현 씨, 한국생산기술연구원 금호현 박사 연구팀이 칩을 옮기는 동시에 금속 접합까지 가능한 새로운 공정을 통해 상용화된 고성능 메모리보다 약 4배 높은 집적 밀도를 구현하는 데 성공했다고 30일 밝혔다.
이번 연구는 다학제 공학 분야 국제 학술지 '리절츠 인 엔지니어링' 온라인판에 게재됐다.
챗GPT, 자율주행 자동차 등 우리 일상을 파고드는 AI 서비스들은 엄청난 양의 데이터를 순식간에 처리해야 하는 공통점이 있다.
스마트폰은 갈수록 얇아지는데 반도체는 갈수록 강력해질 수 있는 비결은 칩을 옆으로 넓히는 게 아니라 위로 쌓는 것이다. 특히, AI 반도체의 성능을 좌우하는 '고대역폭 메모리(HBM)'는 메모리 칩을 여러 개 층층이 쌓아 만드는 구조여서 얼마나 많은 칩을 안정적으로 쌓을 수 있는지가 중요한 과제다.
문제는 칩이 얇아질수록 다루기가 까다롭다는 점이다. 수십 마이크로미터(㎛) 이하, 즉 머리카락 굵기보다 칩의 두께가 얇아지면 칩이 휘거나 깨지기 쉽다. 층수가 늘어날수록 문제는 더 심각해졌다.
연구팀은 두 가지 기술을 하나로 합치는 전략을 세웠다. 칩을 원하는 위치에 정밀하게 옮겨 붙이는 '전사 프린팅'과 칩을 이송하는 바로 그 순간 금속 접합까지 동시에 완료하는 '실시간 본딩'을 통합했다. 덕분에 칩을 옮기고, 붙이고, 연결하는 과정이 한 번에 이뤄진다.
새 공정의 성능을 검증하기 위해 연구팀은 두께 약 14㎛의 초박형 실리콘 칩을 제작했다. 이 작은 칩 내부에는 전기 신호가 '위아래'로 오가는 통로와 '좌우'로 퍼지는 배선 구조가 함께 설계돼 있어 다층 적층에 최적화된 구조를 갖췄다.
 |
| ▲ 전사 프린팅 및 실시간 본딩 모식도. [포스텍 제공] a 공정 모식도. b 초고밀도 집적 모식도. c 전사 프린팅 및 실시간 본딩 기반 집적 공정 전개도. |
연구팀은 180℃ 이하 저온, 20kPa(킬로파스칼) 이하 저압 조건에서 이 초박형 칩을 10층 넘게 안정적으로 적층하는 데 성공했다. 연속으로 쌓은 뒤에도 층간 정렬 오차는 작았고 휨 현상도 최소화됐다.
전체 두께 대비 적층 수를 나타내는 '집적 밀도'는 기존의 HBM(12단 구조)보다 약 4배 높은 수준을 달성했다. 같은 높이 안에 더 많은 칩을 담을 수 있게 된 것이다.
이번 기술이 상용화되면 같은 공간에서 훨씬 많은 칩을 쌓을 수 있게 되고 AI 반도체의 성능은 비약적으로 높아질 수 있다. 나아가 이 기술은 여러 기능의 칩을 하나의 패키지에 묶는 '칩렛' 기술이나 초소형 발광 소자를 활용한 차세대 디스플레이 '마이크로 LED' 분야에도 적용될 수 있어 파급 효과가 크다.
김석 교수는 "기존 HBM 대비 약 4배 높은 집적 밀도를 구현한 만큼 고성능 AI 반도체와 차세대 메모리 시스템 개발의 핵심 기반 기술로 활용될 것으로 기대한다"고 밝혔다.
KPI뉴스 / 장영태 기자 3678jyt@kpinews.kr
[저작권자ⓒ KPI뉴스. 무단전재-재배포 금지]
