KPI뉴스 - 포스텍 연구팀, 차세대 반도체 소자 성능 높일 새로운 기술 개발

포스텍 기계공학과·반도체대학원 안지환 교수 연구팀은 UNIST 반도체소재부품대학원 김병조 교수 연구팀과 함께 차세대 반도체 소자의 성능을 높일 새로운 공정 기술을 개발했다. 이번 연구성과는 이번 극한 제조 분야 최우수 국제 학술지인 'International Journal of Extreme Manufacturing'에 게재됐다.

▲ 포스텍 기계공학과·반도체대학원 안지환 교수. [포스텍 제공]

13일 포스텍에 따르면 스마트폰, 노트북 등 모든 전자기기에는 데이터를 잠시 저장하는 작은 공간이 필요하다. DRAM과 같은 메모리 반도체 소자가 이러한 역할을 담당하는데, 반도체 소자가 점점 작아지고 더욱 얇은 막으로 제작되다 보니 전기가 새거나 안정성이 떨어지는 문제가 있었다.

DRAM 속 커패시터라는 작은 부품은 데이터를 담는 전기 그릇과 같다. 이 그릇이 전기를 잘 저장하려면 전기를 효율적으로 담을 수 있는 '고유전막' 벽이 필요하다.

그 중에서도 '알루미늄이 도핑된 산화 티타늄(ATO)'은 유전율이 높고, 전류의 누설도 막아줄 수 있는 소재이다. 하지만, 기존 '원자층 증착(ALD)' 공정으로 제작할 경우, 도핑된 알루미늄으로 인해 격자 구조의 정렬이 저하되고 산소 결함이 생기면서 소재가 불안정해지고 전류가 새는 문제가 발생했다.

이를 해결하기 위해 연구팀은 '포스트 도핑 플라즈마(PDP) 공정'을 새롭게 도입했다. 원자층 증착된 산화 티타늄 유전막 위에 산화 알루미늄 원자층을 한 층 증착한 뒤, 표면에 아르곤과 산소 플라즈마를 노출시켰다.

▲ UNIST 반도체소재부품대학원 김병조 교수. [포스텍 제공]

그러자 플라즈마 이온의 운동 에너지가 박막 표면에 전달되어 알루미늄 원자가 유전막 내부로 퍼지고 흐트러졌던 격자 구조의 재정렬을 유발하는 동시에 산소가 부족한 자리도 채워졌다.

실험 결과, 이 공정을 거친 DRAM 커패시터는 전기를 저장하는 능력인 유전율이 약 30% 높아지고, 전류가 새는 양은 최대 40배 가까이 줄었다.

연구팀은 시뮬레이션을 통해 플라즈마 속 아르곤 이온이 유전막 표면에 에너지를 전달하여 알루미늄 원자가 격자 구조 내 제자리를 찾아가 결정 구조를 재정렬하는 원리까지 밝혀냈다.

▲ 연구를 통해 구현된 차세대 원자층공정 및 시뮬레이션 모식도. [포스텍 제공]

이는 단순히 소자의 성능을 높이는 것을 넘어, 원자 수준에서 소재의 움직임과 구조를 이해하고 이를 실제 반도체 제작 공정에서 구현했다는 점에서 큰 의미가 있다.

안지환 교수는 "이번에 개발한 원자층 공정 기술은 DRAM뿐 아니라 차세대 전자 소자와 에너지 저장 장치에도 폭넓게 활용할 수 있다"며 "세계적인 반도체 경쟁에서 한국의 기술력을 강화하는 기반이 될 것"이라고 밝혔다.

KPI뉴스 / 장영태 기자 3678jyt@kpinews.kr

[저작권자ⓒ KPI뉴스. 무단전재-재배포 금지]